9.19

FIG 9.19 - Basic Two Input Multiplexer

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Pendahuluan

2. Tujuan

3. Alat dan Bahan

4. Dasar Teori

5. Percobaan

6. Link Download

1. Pendahuluan[Kembali]

     Multiplexer (MUX) adalah rangkaian logika yang berfungsi untuk memilih salah satu dari beberapa input dan meneruskannya ke output berdasarkan sinyal kendali (select). Multiplexer dua-input (2:1 MUX) merupakan bentuk dasar dari multiplexer, di mana hanya terdapat dua buah sinyal input, satu sinyal selektor, dan satu output. Meskipun sederhana, rangkaian ini memiliki peranan besar dalam berbagai aplikasi digital seperti sistem kontrol, pemrosesan data, dan sistem komunikasi.

Multiplexer dua-input bekerja dengan logika dasar di mana sinyal seleksi menentukan input mana yang akan diteruskan ke output. Jika selektor bernilai ‘0’, maka input pertama yang diteruskan ke output, dan jika selektor bernilai ‘1’, maka input kedua yang diaktifkan. Rangkaian ini biasanya dibentuk dari kombinasi gerbang logika AND, OR, dan NOT. Dengan memahami prinsip kerja MUX 2-input, mahasiswa atau praktisi teknik elektro dapat membangun pemahaman awal yang kuat terhadap sistem pemrosesan sinyal digital yang lebih kompleks, karena MUX ini menjadi dasar dalam membangun sistem multiplexer dengan jumlah input yang lebih besar.

2. Tujuan[Kembali]

1.Menjelaskan cara kerja multiplexer berdasarkan input dan sinyal selektor.

2.Mengidentifikasi komponen logika dasar (AND, OR, NOT) yang digunakan dalam membangun rangkaian MUX 2-input.

3.Mampu merancang dan mensimulasikan rangkaian multiplexer dua-input secara manual maupun dengan software simulasi.

4.Mengembangkan keterampilan analisis rangkaian logika dalam memilih jalur sinyal berdasarkan kondisi logika.

5.Menjadi dasar pemahaman dalam mempelajari multiplexer dengan jumlah input yang lebih banyak (4-input, 8-input, dst).

6.Mampu menerapkan konsep MUX dalam aplikasi praktis seperti sistem kendali digital, pengolahan sinyal, dan komunikasi data.

3. Alat dan Bahan[Kembali]

  Gerbang AND (AND Gate)

Gerbang OR

Gerbang jenis ini memerlukan dua input untuk menghasilkan output 1 jika semua atau salah satu input merupakan bilangan biner 1. Sedangkan output akan menghasilkan 0 jika semua inputnya adalah bilangan biner 0.

4. Dasar Teori[Kembali]

Multiplexer (MUX) dua-input adalah rangkaian logika yang berfungsi untuk memilih salah satu dari dua input data digital, yaitu $I_0$ dan $I_1$, berdasarkan sinyal kontrol atau selektor $S$. MUX dua-input memiliki satu output $Z$, di mana hanya salah satu input yang dapat diteruskan ke output tergantung nilai dari selektor. Jika $S=0$, maka output $Z$ akan meneruskan nilai dari $I_0$, sedangkan jika $S=1$, maka output akan meneruskan nilai dari $I_1$.

Secara logika, prinsip kerja MUX dua-input dapat dijelaskan melalui ekspresi Boolean berikut:

$$Z=I_0\cdot \bar{S}+I_1\cdot S$$

Rumus ini berarti bahwa sinyal $I_0$ akan aktif ketika $S=0$, dan $I_1$ akan aktif ketika $S=1$. Ekspresi tersebut menunjukkan penggunaan dua gerbang AND untuk masing-masing kombinasi sinyal input dan selektor, lalu hasilnya digabungkan dengan gerbang OR agar salah satu dari dua input dapat sampai ke output.

Misalnya, jika $S=0$, maka:

$$Z=I_0\cdot 1+I_1\cdot 0=I_0$$

Dan jika $S=1$, maka:

$$Z=I_0\cdot 0+I_1\cdot 1=I_1$$

Dengan demikian, output $Z$ akan selalu mengikuti salah satu input tergantung pada logika selektor. Aplikasi dari MUX 2-input dapat ditemukan dalam sistem digital yang memerlukan pemilihan antara dua jalur sinyal, seperti pada sistem pengatur kecepatan clock, di mana dua sinyal clock digunakan (misalnya, 10 MHz untuk kecepatan tinggi dan 4.77 MHz untuk kecepatan rendah), dan dipilih berdasarkan kondisi operasi tertentu.

Soal

Example

Pertanyaan: Dalam rangkaian Multiplexer 2:1 pada gambar (Figure 9.19), jelaskan bagaimana sinyal S (Select Input) menentukan output Z jika I0=1 dan I1=0.

Jawaban: Multiplexer 2:1 menggunakan pin S sebagai pengendali utama.

1. Jika S=0, gerbang AND bawah (U1) akan aktif karena menerima input 1 dari gerbang NOT, sehingga sinyal I0 diteruskan ke gerbang OR. Output Z akan bernilai 1.

2. Jika S=1, gerbang AND atas (U4) akan aktif, sehingga sinyal I1 diteruskan ke gerbang OR. Output Z akan bernilai 0. Pada kasus I0=1 dan I1=0, jika S diatur ke 0, maka Z=1. Jika S diatur ke 1, maka Z=0.

Problem

Problem: Perhatikan rangkaian "Sum of Product" pada gambar pertama. Jika S1=0 dan S0=1, manakah dari input I0, I1, I2, atau I3 yang akan diteruskan ke output Z?

Jawaban: Jika S1=0 dan S0=1, maka rangkaian logika tersebut secara selektif akan mengaktifkan gerbang AND yang terhubung dengan kombinasi input tersebut. Dalam struktur SOP 4:1 MUX ini, kombinasi S1=0 dan S0=1 akan mengaktifkan jalur yang meneruskan input I1 ke output Z melalui gerbang OR.

Mengapa rangkaian ini disebut "Sum of Product"? Jawaban: Rangkaian ini disebut "Sum of Product" karena terdiri dari dua tahap logika:

1. Tahap Product: Beberapa gerbang AND yang mengalikan input data dengan variabel selektor (S).

2. Tahap Sum: Gerbang OR yang menjumlahkan (meng-OR-kan) hasil dari semua gerbang AND tersebut menjadi satu output akhir Z. Ini adalah implementasi langsung dari fungsi boolean standar.

Pilihan Ganda

Apa kesamaan fungsi antara rangkaian Multiplexer 2:1 dan rangkaian "Sum of Product" 4:1 pada gambar di atas?

A. Keduanya berfungsi untuk menyimpan data bit secara permanen. B. Keduanya berfungsi sebagai pemilih data (data selector) berdasarkan input kendali. C. Keduanya menggunakan gerbang NOT untuk memperkuat arus output. D. Keduanya hanya bisa beroperasi dengan input bernilai 0.

(Kunci jawaban: B)

5. Percobaan[Kembali]

    Rangkaian simulasi [kembali]

Rangkaian yang ditunjukkan pada Gambar FIG 9.19 merupakan implementasi dari multiplexer dua-input (2:1 MUX) yang memiliki dua masukan data, yaitu ${𝐼}_0$ dan ${𝐼}_1$, serta satu sinyal selektor $𝑆$. Prinsip dasar dari multiplexer ini adalah memilih salah satu dari dua sinyal input untuk diteruskan ke output, tergantung pada nilai logika dari selektor. Rangkaian ini menggunakan dua gerbang AND (U1 dan U2), satu gerbang NOT (U4:A), dan satu gerbang OR (U3). Ketika sinyal selektor $𝑆=0$, maka keluaran dari inverter akan menjadi logika 1, sehingga input ${𝐼}_0$ akan dikalikan dengan logika 1 melalui gerbang AND U1, dan hasilnya diteruskan ke output melalui gerbang OR. Sebaliknya, jika $𝑆=1$, maka inverter akan menghasilkan logika 0, sehingga U1 akan menghasilkan 0, dan hanya sinyal ${𝐼}_1$ yang diteruskan melalui gerbang AND U2 dan kemudian ke output melalui gerbang OR. Dengan demikian, keluaran Z akan mengikuti ${𝐼}_0$ ketika $𝑆=0$, dan akan mengikuti ${𝐼}_1$ ketika $𝑆=1$. Logika ini secara matematis dirumuskan sebagai $𝑍={𝐼}_0\cdot \overline{𝑆}+{𝐼}_1\cdot 𝑆$. Rangkaian ini menunjukkan fungsi dasar dari multiplexer dan banyak digunakan dalam sistem digital untuk memilih jalur data atau sinyal berdasarkan kontrol tertentu.

6. Link Download[Kembali]

      Download Rangkaian [unduh]

      Datasheet Gerbang AND [unduh]

      Datasheet Gerbang NAND [unduh]

      Datasheet Gerbang NOT [unduh]

      Datasheet LOGIC RPOBE [unduh]

      Datasheet LOGIC TOGGLE[unduh]

      Datasheet OR  [unduh]

      RANGKAIAN [unduh]